注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

东月之神

在单纯的观念里面,生命就容易变得比较深刻!

 
 
 

日志

 
 
关于我

别驻足,梦想要不停追逐,别认输,熬过黑暗才有日出,要记住,成功就在下一步,路很苦,汗水是最美的书!

网易考拉推荐

BASYS 2 之 led灯实现  

2011-07-11 23:07:15|  分类: FPGA |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

程序源码如下:

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date:    09:56:52 07/10/2011
// Design Name:
// Module Name:    led
// Project Name:
// Target Devices:
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module led(clk, r,  ledout);

inout clk;
input[7:0] r;
output[7:0] ledout;
reg[7:0]  ledout;

initial
begin
 ledout = 0;
end

always @(posedge clk)
begin
 if(r[0])
  ledout[0] = 1;
 else
  ledout[0] = 0;
 if(r[1])
  ledout[1] = 1;
 else
  ledout[1] = 0;
 if(r[2])
  ledout[2] = 1;
 else
  ledout[2] = 0;
 if(r[3])
  ledout[3] = 1;
 else
  ledout[3] = 0;
 if(r[4])
  ledout[4] = 1;
 else
  ledout[4] = 0;
 if(r[5])
  ledout[5] = 1;
 else
  ledout[5] = 0;
 if(r[6])
  ledout[6] = 1;
 else
  ledout[6] = 0;
 if(r[7])
  ledout[7] = 1;
 else
  ledout[7] = 0;
end

endmodule

 

 

管脚锁定如下:

NET "clk" LOC = B8;
NET "ledout[0]" LOC = M5;
NET "ledout[1]" LOC = M11;
NET "ledout[2]" LOC = P7;
NET "ledout[3]" LOC = P6;
NET "ledout[4]" LOC = N5;
NET "ledout[5]" LOC = N4;
NET "ledout[6]" LOC = P4;
NET "ledout[7]" LOC = G1;


NET "r[0]" LOC = P11;
NET "r[1]" LOC = L3;
NET "r[2]" LOC = K3;
NET "r[3]" LOC = B4;
NET "r[4]" LOC = G3;
NET "r[5]" LOC = F3;
NET "r[6]" LOC = E2;
NET "r[7]" LOC = N3;

  评论这张
 
阅读(75)| 评论(0)
推荐 转载

历史上的今天

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017